Описание
Improper configuration in block design for Intel(R) MAX(R) 10 FPGA all versions may allow an authenticated user to potentially enable escalation of privilege and information disclosure via physical access.
Уязвимые конфигурации
Конфигурация 1
Одновременно
cpe:2.3:o:intel:max_10_fpga_firmware:*:*:*:*:*:*:*:*
cpe:2.3:h:intel:max_10_fpga:-:*:*:*:*:*:*:*
EPSS
Процентиль: 20%
0.00062
Низкий
5.9 Medium
CVSS3
3.6 Low
CVSS2
Дефекты
NVD-CWE-noinfo
Связанные уязвимости
github
больше 3 лет назад
Improper configuration in block design for Intel(R) MAX(R) 10 FPGA all versions may allow an authenticated user to potentially enable information disclosure via physical access.
CVSS3: 6.1
fstec
почти 6 лет назад
Уязвимость микросхемы программируемой логики MAX 10 FPGA, связанные с ошибками конфигурации в конструкции, позволяющая нарушителю получить несанкционированный доступ к защищаемой информации
EPSS
Процентиль: 20%
0.00062
Низкий
5.9 Medium
CVSS3
3.6 Low
CVSS2
Дефекты
NVD-CWE-noinfo